English+GermanWikipedia - /page/entry.mu

Micron Document

<!DOCTYPE html>

<title>Programmierbare logische Schaltung</title>

</head>

<h1 id="firstHeading" class="firstHeading mw-first-heading"><span class="mw-page-title-main">Programmierbare logische Schaltung</span></h1>

</header>

</div>

<div id="mw-content-text" class="mw-body-content mw-content-ltr" lang="de" dir="ltr"><div class="mw-content-ltr mw-parser-output" lang="de" dir="ltr"><p>Eine <b>programmierbare logische Schaltung</b>, häufig auch in deutschsprachiger Fachliteratur als <b>Programmable Logic Device</b> oder kurz <b>PLD</b> bezeichnet, ist ein <a href="Elektrisches_Bauelement" title="Elektrisches Bauelement">elektronisches Bauelement</a> für <a href="Integrierter_Schaltkreis" title="Integrierter Schaltkreis">integrierte Schaltkreise</a>.

Anders als logische <a href="Logikgatter" title="Logikgatter">Gatter</a>, die eine feste Funktion vorgegeben haben, erhalten PLDs erst nach der Herstellung ihre Funktion durch die entsprechende <a href="Programmierung" title="Programmierung">Programmierung</a> (Konfiguration). PLD ist der Oberbegriff für Logik-IC-Technologien wie <a href="Programmable_Array_Logic" title="Programmable Array Logic">PAL</a>, <a href="Programmierbare_logische_Anordnung" title="Programmierbare logische Anordnung">PLA</a>, <a href="Programmable_Array_Logic#Generic_Array_Logic_(GAL)" title="Programmable Array Logic">GAL</a>, <a href="Complex_Programmable_Logic_Device" title="Complex Programmable Logic Device">CPLD</a><sup id="cite_ref-1" class="reference"><a href="#cite_note-1"><span class="cite-bracket">[</span>1<span class="cite-bracket">]</span></a></sup> und für neuere Technologien wie <a href="Field_Programmable_Gate_Array" title="Field Programmable Gate Array">FPGAs</a>.

</p>

<div class="mw-heading mw-heading2"><h2 id="Unterscheidung_nach_Komplexität"><span id="Unterscheidung_nach_Komplexit.C3.A4t"></span>Unterscheidung nach Komplexität</h2></div>

<p>Beispiele unterschiedlich komplexer PLDs sind (in aufsteigender Komplexität):

</p>

<p>Einfache programmierbare logische Schaltungen bestehen meist aus einem <a href="Feld_(Datentyp)" class="mw-redirect" title="Feld (Datentyp)">Array</a> aus <a href="Und-Gatter" title="Und-Gatter">UND</a>-Verknüpfungen gefolgt von einem Array aus <a href="Oder-Gatter" title="Oder-Gatter">ODER</a>-Verknüpfungen.

</p>

<ul><li><a href="Programmable_Read-Only_Memory" title="Programmable Read-Only Memory">Programmable Read-Only Memory</a> (PROM)<br>Ein PROM stellt ein festes UND-Array mit einem programmierbaren ODER-Array bzw. eine <a href="Lookup-Tabelle" title="Lookup-Tabelle">Lookup-Tabelle</a> (LUT) dar.</li>

<li><a href="Programmable_Array_Logic" title="Programmable Array Logic">Programmable Array Logic</a> (PAL) bzw. Generic Array Logic (GAL)<br>Ein PAL stellt ein programmierbares UND-Array mit einem festen ODER-Array dar. Ein GAL ist im Gegensatz zu einem PAL wiederbeschreibbar.</li>

<li><a href="Programmierbare_logische_Anordnung" title="Programmierbare logische Anordnung">Programmierbare logische Anordnung</a> (PLA)<br>Bei einem PLA sind sowohl das UND-Array als auch das ODER-Array programmierbar.</li></ul>

<p>PLAs wurden meistens eingesetzt, um sogenannte <a href="Glue_Logic" title="Glue Logic">Glue Logic</a> zu ersetzen. Inzwischen werden sie kaum noch eingesetzt und sind durch folgende PLDs ersetzt worden.

</p>

<ul><li><a href="Complex_Programmable_Logic_Device" title="Complex Programmable Logic Device">Complex Programmable Logic Device</a> (CPLD)<br>Ein CPLD besteht aus Blöcken, die ein PLA, Ein- und Ausgangsblöcke sowie eine programmierbare Rückkopplung enthalten. Diese Blöcke können untereinander verbunden werden. In der Regel ist für jeden I/O-Pin auch ein <a href="Flipflop" title="Flipflop">Flipflop</a> enthalten.</li>

<li><a href="Field_Programmable_Gate_Array" title="Field Programmable Gate Array">Field Programmable Gate Array</a> (FPGA)<br>Ein FPGA besteht ähnlich wie ein CPLD aus untereinander vernetzten Blöcken, jedoch sind diese komplexer. Ein Block besteht hier aus Flip-Flops und LUTs. Auch die Möglichkeiten, diese Blöcke untereinander zu verbinden, sind gegenüber dem CPLD stark erweitert. Ein FPGA enthält oft auch fertige Funktionsblöcke wie RAM, PLLs oder ganze CPU-Kerne.</li></ul>

<p>CPLDs wie FPGAs bieten außerdem oft programmierbare I/O-Zellen, die es erlauben, verschiedene Signalschnittstellen (z. B. <a href="Transistor-Transistor-Logik" title="Transistor-Transistor-Logik">TTL</a>, <a href="Peripheral_Component_Interconnect" title="Peripheral Component Interconnect">PCI</a> oder <a href="LVDS" class="mw-redirect" title="LVDS">LVDS</a>) an den Baustein anzuschließen. Siehe auch: <a href="Field_Programmable_Gate_Array#Unterschiede_zu_CPLDs" title="Field Programmable Gate Array">Unterschiede von CPLDs zu FPGAs</a>

</p>

<div class="mw-heading mw-heading2"><h2 id="Unterscheidung_nach_Programmierbarkeit">Unterscheidung nach Programmierbarkeit</h2></div>

<ul><li>Maskenprogrammiert<br>Hier wird die Konfiguration schon bei der Produktion des Bauteils festgelegt (siehe <a href="Gate-Array" title="Gate-Array">Gate-Array</a>). Sollen FPGAs in großen Stückzahlen eingesetzt werden, können diese bei einigen Herstellern maskenprogrammiert geordert werden. Dies spart zusätzliche Produktionsschritte und die zur Konfiguration notwendigen externen Bauteile.</li>

<li><a href="One_Time_Programmable" title="One Time Programmable">One Time Programmable</a> (OTP)<br>Hier gibt es die Programmierung durch Durchbrennen von Verbindungen (Fusible-link) oder das Schaffen von Verbindungen bei der <a href="Antifuse" class="mw-redirect" title="Antifuse">Antifuse</a>-Technologie.</li>

<li><a href="Erasable_Programmable_Read_Only_Memory" class="mw-redirect" title="Erasable Programmable Read Only Memory">Erasable Programmable Read Only Memory</a> (EPROM)<br>Die EPROM-Programmierung wurde meist nur bei PLAs eingesetzt.</li>

<li><a href="Electrically_Erasable_Programmable_Read-Only_Memory" title="Electrically Erasable Programmable Read-Only Memory">Electrically Erasable Programmable Read-Only Memory</a> (EEPROM) oder <a href="Flash-Speicher" title="Flash-Speicher">Flash</a><br>GALs sind EEPROM programmiert und können deshalb im Gegensatz zu PALs wiederverwendet werden. Die Konfiguration von CPLDs findet in der Regel über Flash-Speicher statt. Die Programmierung über EEPROM bzw. Flash hat den Vorteil, dass das Bauteil sofort nach dem Einschalten fertig konfiguriert zur Verfügung steht.</li>

<li><a href="Static_Random_Access_Memory" class="mw-redirect" title="Static Random Access Memory">SRAM</a> basiert<br>Die Konfiguration von FPGAs ist in der Regel SRAM-basiert. Diese muss nach dem Einschalten des FPGAs erst in den Baustein geladen werden, entweder durch ein Konfigurations-PROM oder einen angeschlossenen <a href="Mikroprozessor" title="Mikroprozessor">Mikroprozessor</a>. Ein FPGA kann sogar während des Betriebes ganz oder teilweise neu programmiert werden, z. B. um einen laufenden Verarbeitungsalgorithmus zu ändern. Ein Anwendungsgebiet dafür ist das <a href="Reconfigurable_Computing" title="Reconfigurable Computing">Reconfigurable Computing</a>.</li></ul>

<div class="mw-heading mw-heading2"><h2 id="Siehe_auch">Siehe auch</h2></div>

<ul><li><a href="Configurable_Logic_Block" title="Configurable Logic Block">Configurable Logic Block</a></li></ul>

<div class="mw-heading mw-heading2"><h2 id="Literatur">Literatur</h2></div>

<ul><li>A. Auer: <i>PLD-Handbuch, Tabellen und Daten, Mikroelektronik 6.</i> Hüthig-Verlag, Heidelberg 1990, ISBN 978-3-7785-1991-2.</li>

<li>Erwin Böhmer, Dietmar Ehrhardt, Wolfgang Oberschelp: <i>Elemente der angewandten Elektronik.</i> 15. Aufl. Vieweg Verlag, Wiesbaden 2007, Kapitel ROMs, PROMs und PLDs. (ROM, PLD und PAL auf S. 268–269, Aufbau und Programmierung von GALs im Anhang S. 418–419, Gliederung der verschiedenen PLD-Technologien S. 418).</li></ul>

<div class="mw-heading mw-heading2"><h2 id="Weblinks">Weblinks</h2></div>

<div class="sisterproject" style="margin:0.1em 0 0 0;"><div class="noresize noviewer" style="display:inline-block; line-height:10px; min-width:1.6em; text-align:center;" aria-hidden="true" role="presentation"><span class="mw-default-size" typeof="mw:File"><span title="Commons"></span></span></div><b><span class=""><a class="external text" href="https://commons.wikimedia.org/wiki/Category:Programmable_logic_devices?uselang=de"><span lang="en">Commons</span>: Programmierbare logische Schaltung</a></span></b> – Sammlung von Bildern, Videos und Audiodateien</div>

<div class="mw-heading mw-heading2"><h2 id="Einzelnachweise">Einzelnachweise</h2></div>

<li id="cite_note-1"><span class="mw-cite-backlink"><a href="#cite_ref-1">↑</a></span> <span class="reference-text">Erwin Böhmer, Dietmar Ehrhardt, Wolfgang Oberschelp: <i>Elemente der angewandten Elektronik.</i> 15. Aufl. Vieweg Verlag, Wiesbaden 2007, Gliederung der PLDs S. 418 (Kapitel „ROM, PLD und PAL“ auf S. 268–269, Aufbau und Programmierung von GALs im Anhang S. 418–419).</span>

</li>

</ol>

/* start https://de.wikipedia.org/ */

.mw-parser-output table.erw-nav-zebra>tbody>:nth-child(odd){background-color:var(--dewiki-hintergrundfarbe-basis)}.mw-parser-output .erw-nav-farbschema-blau .erw-nav-leiste{background-color:#f5f5f5}.mw-parser-output .erw-nav-farbschema-blau .erw-nav-gruppe{background-color:#e5ecf2}.mw-parser-output .erw-nav-farbschema-grau .erw-nav-leiste,.mw-parser-output .erw-nav-farbschema-grau .erw-nav-gruppe{background-color:#ececec}.mw-parser-output .erweiterte-navigationsleiste .klappleiste-inhalt>.wikitable>*>tr{border-top:2px solid #fdfdfd!important;border-bottom:2px solid #fdfdfd!important}@media screen{html.skin-theme-clientpref-night .mw-parser-output .erw-nav-farbschema-blau .erw-nav-leiste,html.skin-theme-clientpref-night .mw-parser-output .erw-nav-farbschema-blau .erw-nav-gruppe,html.skin-theme-clientpref-night .mw-parser-output .erw-nav-farbschema-grau .erw-nav-leiste,html.skin-theme-clientpref-night .mw-parser-output .erw-nav-farbschema-grau .erw-nav-gruppe{background-color:#202122}html.skin-theme-clientpref-night .mw-parser-output .erweiterte-navigationsleiste .klappleiste-inhalt .wikitable tr,html.skin-theme-clientpref-night .mw-parser-output .erweiterte-navigationsleiste .klappleiste-inhalt .wikitable td{border-color:#101418!important}html.skin-theme-clientpref-night .mw-parser-output .erw-nav-bild span[typeof="mw:File"] img{background-color:#c8ccd1}}@media screen and (prefers-color-scheme:dark){html.skin-theme-clientpref-os .mw-parser-output .erw-nav-farbschema-blau .erw-nav-leiste,html.skin-theme-clientpref-os .mw-parser-output .erw-nav-farbschema-blau .erw-nav-gruppe,html.skin-theme-clientpref-os .mw-parser-output .erw-nav-farbschema-grau .erw-nav-leiste,html.skin-theme-clientpref-os .mw-parser-output .erw-nav-farbschema-grau .erw-nav-gruppe{background-color:#202122}html.skin-theme-clientpref-os .mw-parser-output .erweiterte-navigationsleiste .klappleiste-inhalt .wikitable tr,html.skin-theme-clientpref-os .mw-parser-output .erweiterte-navigationsleiste .klappleiste-inhalt .wikitable td{border-color:#101418!important}html.skin-theme-clientpref-os .mw-parser-output .erw-nav-bild span[typeof="mw:File"] img{background-color:#c8ccd1}}.mw-parser-output .erweiterte-navigationsleiste .hlist .wikitable{border-top:0px!important;border-bottom:0px!important;margin-top:0!important;margin-bottom:0!important}.mw-parser-output .erweiterte-navigationsleiste .hlist .wikitable tr:first-of-type td{border-top:0px!important}.mw-parser-output .erweiterte-navigationsleiste .hlist .wikitable tr:last-of-type td{border-bottom:0px!important}

/* end https://de.wikipedia.org/ */

</style><style data-mw-deduplicate="TemplateStyles:r260755238">

/* start https://de.wikipedia.org/ */

.mw-parser-output div.klappleiste{border:1px solid var(--dewiki-rahmenfarbe1);clear:both;font-size:95%;box-sizing:border-box;margin-top:1.5em;padding:2px}.mw-parser-output div.klappleiste:after{clear:both;content:"";display:block}.mw-parser-output div.klappleiste-bild{float:left;padding:2px}.mw-parser-output div.klappleiste-kopf{background:var(--dewiki-hintergrundfarbe5);color:var(--color-base,#202122);text-align:center;font-weight:bold}.mw-parser-output div.klappleiste.mw-collapsed .klappleiste-bild{display:none}.mw-parser-output div.klappleiste+div.klappleiste,.mw-parser-output div.klappleiste+link+div.klappleiste,.mw-parser-output div.klappleiste+link+link+div.klappleiste,.mw-parser-output div.klappleiste+link+style+div.klappleiste,.mw-parser-output div.klappleiste+style+div.klappleiste,.mw-parser-output div.klappleiste+style+style+div.klappleiste,.mw-parser-output div.klappleiste+style+link+div.klappleiste{margin-top:-1px}@media screen{html.skin-theme-clientpref-night .mw-parser-output .klappleiste-bild span[typeof="mw:File"]:not(.skin-invert-image) img{background-color:#c8ccd1}}@media screen and (prefers-color-scheme:dark){html.skin-theme-clientpref-os .mw-parser-output .klappleiste-bild span[typeof="mw:File"]:not(.skin-invert-image) img{background-color:#c8ccd1}}

/* end https://de.wikipedia.org/ */

</style>

<div class="klappleiste-kopf"><a class="mw-selflink selflink">Programmierbare Logik</a></div>

<td class="erw-nav-gruppe" style="white-space: nowrap;text-align: right;border: 1px solid transparent;border-top: 1px solid #FFF;border-bottom: 2px solid #FFF;padding: 0 1em;"><b>Konzepte</b>

</td>

<p><a href="Anwendungsspezifische_integrierte_Schaltung" title="Anwendungsspezifische integrierte Schaltung">ASIC</a> •

<a href="System-on-a-Chip" title="System-on-a-Chip">SoC</a> •

(<a href="Configurable_Logic_Block" title="Configurable Logic Block">CLB</a>) •

<a href="Complex_Programmable_Logic_Device" title="Complex Programmable Logic Device">CPLD</a> •

<a href="Erasable_Programmable_Logic_Device" title="Erasable Programmable Logic Device">EPLD</a> •

<a href="Programmierbare_logische_Anordnung" title="Programmierbare logische Anordnung">PLA</a> •

<a href="Programmable_Array_Logic" title="Programmable Array Logic">PAL</a> •

<a href="Programmable_Array_Logic" title="Programmable Array Logic">GAL</a> •

<a href="PSoC" title="PSoC">PSoC</a> •

<a href="Reconfigurable_Computing" title="Reconfigurable Computing">Reconfigurable Computing</a>

(<a href="Xputer" title="Xputer">Xputer</a>) •

Soft microprocessor •

Circuit underutilization •

High-level synthesis •

<a href="Hardwarebeschleunigung" title="Hardwarebeschleunigung">Hardwarebeschleunigung</a>

</p>

</td></tr>

<tr>

<td class="erw-nav-gruppe" style="white-space: nowrap;text-align: right;border: 1px solid transparent;border-top: 1px solid #FFF;border-bottom: 2px solid #FFF;padding: 0 1em;"><b>Programmiertechnik</b>

</td>

<p><a href="Gate-Array" title="Gate-Array">Masken-programmiert</a> •

<a href="Antifuse-Technologie" title="Antifuse-Technologie">Antifuse</a> •

<a href="Erasable_Programmable_Read-Only_Memory" title="Erasable Programmable Read-Only Memory">EPROM</a> •

<a href="Electrically_Erasable_Programmable_Read-Only_Memory" title="Electrically Erasable Programmable Read-Only Memory">E²PROM</a> •

<a href="Flash-Speicher" title="Flash-Speicher">Flash</a> •

</p>

</td></tr>

<tr>

</td>

<p><a href="Verilog" title="Verilog">Verilog</a>

(A,

AMS) •

(<a href="Very_High_Speed_Integrated_Circuit_Hardware_Description_Language" title="Very High Speed Integrated Circuit Hardware Description Language">AMS</a>,

VITAL) •

<a href="SystemVerilog" title="SystemVerilog">SystemVerilog</a>

(DPI) •

<a href="SystemC" title="SystemC">SystemC</a> •

AHDL •

Handel-C •

<a href="Property_Specification_Language" title="Property Specification Language">PSL</a> •

UPF •

<a href="PALASM" title="PALASM">PALASM</a> •

<a href="Advanced_Boolean_Equation_Language" title="Advanced Boolean Equation Language">ABEL</a> •

CUPL •

OpenVera •

C to HDL •

Flow to HDL •

MyHDL •

<a href="Just_Another_Hardware_Definition_Language" title="Just Another Hardware Definition Language">JHDL</a> •

ELLA

</p>

</td></tr>

<tr>

<td class="erw-nav-gruppe" style="white-space: nowrap;text-align: right;border: 1px solid transparent;border-top: 1px solid #FFF;border-bottom: 2px solid #FFF;padding: 0 1em;"><b>Hersteller</b>

</td>

<p>Accellera •

Achronix •

<a href="Altera" title="Altera">Altera</a> (<a href="Intel" title="Intel">Intel</a>) •

<a href="AMD" title="AMD">AMD</a> (<a href="Xilinx" title="Xilinx">Xilinx</a>) •

Aldec •

<a href="Bitmain" title="Bitmain">Bitmain</a> •

<a href="Cadence_Design_Systems" title="Cadence Design Systems">Cadence</a> •

Duolog •

Forte •

<a href="Infineon" title="Infineon">Infineon</a> (<a href="Cypress_Semiconductor_Corporation" title="Cypress Semiconductor Corporation">Cypress</a>) •

<a href="Lattice_Semiconductor_Corporation" title="Lattice Semiconductor Corporation">Lattice</a> •

<a href="Mentor_Graphics" title="Mentor Graphics">Mentor Graphics</a> •

<a href="Microchip_Technology" title="Microchip Technology">Microchip Technology</a> •

<a href="Signetics" title="Signetics">Signetics</a> •

<a href="Synopsys" title="Synopsys">Synopsys</a>

(Magma,

Virage Logic) •

<a href="Texas_Instruments" title="Texas Instruments">Texas Instruments</a> •

Tabula •

</p>

</td></tr>

<tr>

<td class="erw-nav-gruppe" style="white-space: nowrap;text-align: right;border: 1px solid transparent;border-top: 1px solid #FFF;border-bottom: 1px solid #FFF;padding: 0 1em;"><b>Produkte</b>

</td>

<td class="erw-nav-gruppe" style="white-space: nowrap;text-align: right;border: 1px solid transparent;border-top: 1px solid #FFF;border-bottom: 2px solid #FFF;padding: 0 1em;"><b>Hardware</b>

</td>

<p><a href="Stratix" class="mw-redirect" title="Stratix">Stratix</a> •

<a href="Altera#Produkte" title="Altera">Agilex</a> •

<a href="Altera#Produkte" title="Altera">Cyclone</a> •

<a href="Altera#Produkte" title="Altera">Arria</a> •

<a href="Altera#Produkte" title="Altera">Max</a> •

Kintex •

Zynq •

Virtex •

iCE

</p>

</td></tr>

<tr>

<td class="erw-nav-gruppe" style="white-space: nowrap;text-align: right;border: 1px solid transparent;border-top: 1px solid #FFF;border-bottom: 2px solid #FFF;padding: 0 1em;"><b>Software</b>

</td>

<p><a href="Altera#Quartus" title="Altera">Intel Quartus Prime</a> •

Xilinx ISE •

Xilinx Vivado •

ModelSim •

VTR

</p>

</td></tr>

<tr>

</td>

<td class="erw-nav-gruppe" style="white-space: nowrap;text-align: right;border: 1px solid transparent;border-top: 1px solid #FFF;border-bottom: 2px solid #FFF;padding: 0 1em;"><b>Proprietär</b>

</td>

<p>ARC •

<a href="Arm_Cortex-M" title="Arm Cortex-M">Arm Cortex-M</a> •

<a href="PowerPC" title="PowerPC">PowerPC</a> •

<a href="LEON" title="LEON">LEON</a> •

<a href="Lattice_Semiconductor_Corporation" title="Lattice Semiconductor Corporation">LatticeMico8</a> •

<a href="MicroBlaze" title="MicroBlaze">MicroBlaze</a> •

<a href="PicoBlaze" title="PicoBlaze">PicoBlaze</a> •

<a href="Altera_Nios" title="Altera Nios">Nios</a> •

</p>

</td></tr>

<tr>

<td class="erw-nav-gruppe" style="white-space: nowrap;text-align: right;border: 1px solid transparent;border-top: 1px solid #FFF;border-bottom: 1px solid #FFF;padding: 0 1em;"><b>Open-Source</b>

</td>

<p><a href="Java-Prozessor" title="Java-Prozessor">JOP</a> •

<a href="Lattice_Semiconductor_Corporation" title="Lattice Semiconductor Corporation">LatticeMico32</a> •

OpenCores •

<a href="OpenRISC" title="OpenRISC">OpenRISC</a> •

<a href="RISC-V" title="RISC-V">RISC-V</a> •

Zet

</p>

</td></tr>

</tbody></table></div>

</td></tr>

</tbody></table></div>

</td></tr>

</tbody></table></div></div></div><div><div class="zim-footer">

Dieser Artikel wurde von <a class="external text" title="Zuletzt bearbeitet am 2024-04-16" href="https://de.wikipedia.org/wiki/?title=Programmierbare_logische_Schaltung&oldid=244106746">Wikipedia</a> herausgegeben. Der Text ist unter <a class="external text" href="https://creativecommons.org/licenses/by-sa/4.0/deed.de">Creative Commons Attribution-Share Alike 4.0</a> verfügbar, sofern nicht anders angegeben. Für die Mediendateien können zusätzliche Bedingungen gelten.

</div>

</div></div>

</div>

</main>

</div>

</body></html>